AM3352BZCZA100
Đặc trưng
Lên đến 1-GHz Sitara™ ARM® Cortex®
-Bộ xử lý RISC 32‑bit A8
– Bộ đồng xử lý NEON™ SIMD
– 32KB lệnh L1 và 32KB bộ đệm dữ liệu với lỗi đơn
phát hiện
– 256KB bộ đệm L2 với mã sửa lỗi (ECC)
– 176KB ROM khởi động trên chip
– 64KB RAM chuyên dụng
– Thi đua và Gỡ lỗi - JTAG
– Bộ điều khiển ngắt (tối đa 128 yêu cầu ngắt)
Bộ nhớ trên chip (RAM L3 dùng chung)
– 64KB RAM Bộ điều khiển bộ nhớ trên chip đa năng (OCMC)
- Có thể truy cập được cho tất cả các bậc thầy
– Hỗ trợ duy trì để đánh thức nhanh
Giao diện bộ nhớ ngoài (EMIF)
– mDDR(LPDDR), DDR2, DDR3, DDR3L
Bộ điều khiển
– mDDR: Đồng hồ 200 MHz (Tốc độ dữ liệu 400 MHz)
– DDR2: Xung nhịp 266 MHz (Tốc độ dữ liệu 532 MHz)
– DDR3: Xung nhịp 400 MHz (Tốc độ dữ liệu 800 MHz)
– DDR3L: Xung nhịp 400 MHz (Tốc độ dữ liệu 800 MHz)
– Xe buýt dữ liệu 16 bit
– 1GB tổng dung lượng có thể định địa chỉ
– Hỗ trợ Cấu hình thiết bị bộ nhớ Một x16 hoặc Hai x8
– Bộ điều khiển bộ nhớ đa năng (GPMC)
– Giao diện bộ nhớ không đồng bộ 8 bit và 16 bit linh hoạt với tối đa bảy lựa chọn chip (NAND, NOR, Muxed-NOR, SRAM)
– Sử dụng mã BCH để hỗ trợ ECC 4-, 8- hoặc 16-Bit
– Sử dụng mã Hamming để hỗ trợ ECC 1 bit
– Mô-đun định vị lỗi (ELM)
– Được sử dụng kết hợp với GPMC để xác định địa chỉ của các lỗi dữ liệu từ các đa thức hội chứng được tạo bằng thuật toán BCH
– Hỗ trợ vị trí lỗi 4-, 8- và 16-bit trên mỗi khối 512-byte dựa trên thuật toán BCH
Hệ thống con Đơn vị thời gian thực có thể lập trình và Hệ thống con truyền thông công nghiệp (PRU-ICSS)
– Hỗ trợ các Giao thức như EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™, v.v.
– Hai đơn vị thời gian thực có thể lập trình (PRU)
– Bộ xử lý RISC tải/lưu trữ 32 bit có khả năng chạy ở 200 MHz
– 8KB RAM Hướng dẫn Với Phát hiện Lỗi Đơn (Chẵn lẻ)
– 8KB RAM dữ liệu với tính năng phát hiện lỗi đơn lẻ (Chẵn lẻ)
– Hệ số nhân 32 bit một chu kỳ với bộ tích lũy 64 bit
– Mô-đun GPIO nâng cao cung cấp hỗ trợ ShiftIn/Out và chốt song song trên tín hiệu bên ngoài
– 12KB RAM dùng chung với tính năng phát hiện lỗi đơn lẻ (Chẵn lẻ)
– Ba Ngân hàng Thanh ghi 120-Byte mà Mỗi PRU có thể truy cập
– Bộ điều khiển ngắt (INTC) để xử lý các sự kiện đầu vào của hệ thống
– Bus kết nối cục bộ để kết nối các Master bên trong và bên ngoài với các tài nguyên bên trong PRU-ICSS
– Thiết Bị Ngoại Vi Bên Trong PRU-ICSS:
– Một cổng UART với các chân điều khiển luồng,
Hỗ trợ lên đến 12 Mbps
– Một mô-đun thu thập nâng cao (eCAP)
– Hai cổng Ethernet MII hỗ trợ công nghiệp
Ethernet, chẳng hạn như EtherCAT
– Một cổng MDIO
Mô-đun Nguồn, Đặt lại và Quản lý Đồng hồ (PRCM)
– Kiểm soát đầu vào và đầu ra của chế độ chờ và ngủ sâu
– Chịu trách nhiệm về Trình tự ngủ, Trình tự tắt miền nguồn, Trình tự đánh thức và Trình tự bật miền nguồn
– Đồng hồ
– Tích hợp tần số cao 15 đến 35 MHz
Bộ tạo dao động được sử dụng để tạo Đồng hồ tham chiếu cho các đồng hồ hệ thống và ngoại vi khác nhau
– Hỗ trợ bật và tắt đồng hồ riêng lẻ
Kiểm soát các hệ thống con và thiết bị ngoại vi để
Tạo điều kiện giảm tiêu thụ điện năng
– Năm ADPLL để tạo đồng hồ hệ thống
(Hệ thống con MPU, Giao diện DDR, USB và Thiết bị ngoại vi [MMC và SD, UART, SPI, I2C],L3, L4, Ethernet, GFX [SGX530], Đồng hồ điểm ảnh LCD)
