R5F100GEAFB#10
Đặc trưng
Công nghệ tiêu thụ điện năng cực thấp
VDD = điện áp nguồn đơn từ 1,6 đến 5,5 V
chế độ NGƯNG
chế độ DỪNG
chế độ TẠM NGỪNG
Lõi CPU RL78
Kiến trúc CISC với đường ống 3 giai đoạn
Thời gian thực hiện lệnh tối thiểu: Có thể thay đổi
từ tốc độ cao (0,03125 μs: @ hoạt động 32 MHz
với bộ tạo dao động trên chip tốc độ cao) đến tốc độ cực thấp
(Hoạt động 30,5 μs: @ 32,768 kHz với hệ thống con
cái đồng hồ)
Không gian địa chỉ: 1 MB
Thanh ghi mục đích chung: (Thanh ghi 8 bit × 8) × 4
ngân hàng
RAM trên chip: 2 đến 32 KB
Bộ nhớ flash mã
Bộ nhớ flash mã: 16 đến 512 KB
Kích thước khối: 1 KB
Cấm xóa và viết lại khối (bảo mật
chức năng)
Chức năng gỡ lỗi trên chip
Tự lập trình (với chức năng hoán đổi khởi động/tấm chắn flash
chức năng cửa sổ)
Bộ nhớ flash dữ liệu
Bộ nhớ flash dữ liệu: 4 KB đến 8 KB
Vận hành nền (BGO): Hướng dẫn có thể được
được thực thi từ bộ nhớ chương trình trong khi viết lại
bộ nhớ flash dữ liệu.
Số lần ghi lại: 1.000.000 lần (TYP.)
Điện áp ghi lại: VDD = 1,8 đến 5,5 V
Bộ tạo dao động trên chip tốc độ cao
Chọn từ 32 MHz, 24 MHz, 16 MHz, 12 MHz, 8 MHz,
6 MHz, 4 MHz, 3 MHz, 2 MHz và 1 MHz
Độ chính xác cao: +/- 1,0 % (VDD = 1,8 đến 5,5 V, TA = -20
đến +85°C)
vận hành Nhiệt độ xung quanh
TA = -40 đến +85°C (A: Ứng dụng tiêu dùng, D:
Ứng dụng công nghiệp )
TA = -40 đến +105°C (G: Ứng dụng công nghiệp)
Chức năng quản lý và thiết lập lại nguồn điện
Mạch khởi động lại nguồn trên chip (POR)
Bộ dò điện áp trên chip (LVD) (Chọn ngắt và
thiết lập lại từ 14 cấp độ)
Bộ điều khiển DMA (Truy cập bộ nhớ trực tiếp) · 2/4 kênh · Số lượng đồng hồ trong quá trình truyền giữa SFR 8/16-bit và RAM bên trong: 2 đồng hồ Bộ nhân và bộ chia/bộ tích lũy nhân · 16 bit × 16 bit = 32 bit (Không dấu hoặc đã ký) · 32 bit ÷ 32 bit = 32 bit (Chưa ký) · 16 bit × 16 bit + 32 bit = 32 bit (Chưa ký hoặc đã ký) Giao diện nối tiếp · CSI: 2 đến 8 kênh · UART/UART (hỗ trợ LIN-bus) : 2 đến 4 kênh · Giao tiếp I2C/I2C đơn giản hóa: Bộ định thời 3 đến 10 kênh · Bộ định thời 16 bit: 8 đến 16 kênh · Bộ hẹn giờ ngắt quãng 12 bit: 1 kênh · Đồng hồ thời gian thực: 1 kênh (lịch trong 99 năm, chức năng báo thức và chức năng hiệu chỉnh đồng hồ) · Bộ định thời giám sát: 1 kênh (có thể hoạt động với bộ tạo dao động trên chip tốc độ thấp chuyên dụng) Bộ chuyển đổi A/D · Bộ chuyển đổi A/D độ phân giải 8/10-bit (VDD = 1,6 đến 5,5 V) Đầu vào tương tự: 6 đến 26 kênh · Điện áp tham chiếu bên trong (1,45 V) và cảm biến nhiệt độ Lưu ý 1 Cổng I/O · Cổng I/O: 16 đến 120 (I/O cống mở N-ch [chịu được điện áp 6 V]: 0 đến 4, N-ch open Drain I/O [Điện áp chịu được VDD Lưu ý 2/Điện áp chịu được EVDD Lưu ý 3]: 5 đến 25) · Có thể được đặt thành N-ch cống mở, bộ đệm đầu vào TTL và điện trở kéo lên trên chip · Giao diện điện thế khác nhau : Có thể kết nối với thiết bị 1.8/2.5/3 V · Chức năng ngắt phím trên chip · Bộ điều khiển đầu ra đồng hồ/đầu ra buzzer trên chip Khác · Mạch hiệu chỉnh BCD (thập phân được mã hóa nhị phân) trên chip Lưu ý 1. Chỉ có thể được chọn ở chế độ HS (chính tốc độ cao) 2. Sản phẩm có 20 đến 52 chân 3. Sản phẩm có 64 đến 128 chân
